作成日2008/08/16
AlteraのMaxIIで設計しよう！
時代錯誤の回路図によるCPLD設計
ここでは、調歩同期式シリアル通信の送信回路を紹介します。
通信条件はスタート・ビット1ビット、データ長８ビット、ストップ・ビット1ビットです。
調歩同期通信ではデータ・ビットは下位桁から上位桁へと右シフトで送信されます。
load信号がHighレベルのときにclockの立ち上がり(↑)でシフト・レジスタにデータをロードし、順次送信を開始します。
10クロックで送信は完了します。複数バイトを送信する場合にカスケード接続する場合に対応するため、SDin入力があります。
1バイトしか送信しない場合にはSDinはVccに接続しておく必要があります。
【回路図】
【シミュレーション結果】
