【DDSの基本原理】
最終更新日 2006/10/28
次のページへこのドキュメントの先頭へ
CQ出版のトランジスタ技術2006年4月号の付録はAltera社のMax II (CPLD)を実装したプリント基板でした。このMax IIには8192ビットのユーザーフラッシュメモリと240個のロジック･エレメントが内蔵されており、高機能なCPLDです。内蔵フラッシュメモリを活用できるアプリケーションとして、写真１、写真２に示すようなDDS(Direct Digital Synthesizer)を製作しました。
【製作したDDSの仕様】
チャンネル数 １チャンネル
出力波形 正弦波
サイン波形の定義 アドレス幅 ９ビット(５１２アドレス) データ幅 １６ビット
出力電圧 ±１０V
基本クロック ユーザーフラッシュメモリのオッシレータ出力を使用。 約５MHｚ
最小時間分解能 基本クロックを３２分周。156.25kHz。
累積加算器 演算データ幅 ２４ビット
DIPスイッチの設定 100000H のとき 10kHzが出力されるので
最小周波数分解能 0.0095367Hzステップとなる。
【写真１】トランジスタ技術2006年4月号付録基板を使ったDDS(Direct Digital Synthesizer)
【写真2】試作基板の出力の例
次のページへ